Skip to content

add 2026.06 to CPU targets and GPU targets pages #843

New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

Sign up for GitHub

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

Open
bedroge wants to merge 4 commits into
base: main
Choose a base branch
from
Open

add 2026.06 to CPU targets and GPU targets pages #843

Show file tree
Hide file tree
Changes from all commits
Commits
Show all changes
4 commits
Select commit Hold shift + click to select a range
7c5b05d
add 2026.06 targets
bedroge Aug 25, 2026
2af8adf
add 2026.06 targets
bedroge Aug 25, 2026
b3bf6bd
change zen2+cc80 to native builds (using ghent bot)
bedroge Aug 25, 2026
60ac138
add .software-eessi-version-202606 class
bedroge Aug 25, 2026
File filter

Filter by extension

Filter by extension
Conversations
Failed to load comments.
Loading
Jump to
Jump to file
Failed to load files.
Loading
Diff view
Diff view
11 changes: 11 additions & 0 deletions docs/available_software/css/software.css
View file
Open in desktop
Original file line number Diff line number Diff line change
Expand Up @@ -131,3 +131,14 @@
color: var(--md-primary-bg-color);
margin-right: 0.3em;
}

.software-eessi-version-202606 {
display: inline-block;
padding: 0.15em 0.5em;
border-radius: 0.8em;
font-size: 0.8em;
font-style: normal;
background-color: darkred; /* https://www.w3schools.com/cssref/css_colors.php */
color: var(--md-primary-bg-color);
margin-right: 0.3em;
}
37 changes: 20 additions & 17 deletions docs/software_layer/cpu_targets.md
View file
Open in desktop
Original file line number Diff line number Diff line change
Expand Up @@ -4,28 +4,31 @@ hide:
---
{% set eessi_202306 = '<span class="software-eessi-version-202306">2023.06</span>' %}
{% set eessi_202506 = '<span class="software-eessi-version-202506">2025.06</span>' %}
{% set eessi_202606 = '<span class="software-eessi-version-202606">2026.06</span>' %}

# CPU targets

The following table lists the CPU microarchitectures that are natively supported by the different versions of the EESSI repository.

| CPU target | Description | Supported in EESSI version |
| ----------------------------- | ------------------------------------------------------------------ | ----------------------------------------------------- |
| `aarch64/generic` | fallback for Arm 64-bit CPUs (like Raspberri Pi, etc.) | {{ eessi_202306 }} {{ eessi_202506 }} |
| `aarch64/a64fx` | Fujitsu A64FX | {{ eessi_202306 }} {{ eessi_202506 }} |
| `aarch64/neoverse_n1` | AWS Graviton 2, Ampere Altra, ... | {{ eessi_202306 }} {{ eessi_202506 }} |
| `aarch64/neoverse_v1` | AWS Graviton 3 | {{ eessi_202306 }} {{ eessi_202506 }} |
| `aarch64/nvidia/grace` | NVIDIA Grace | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/generic` | fallback for older Intel + AMD CPUs (like Intel Sandy Bridge, ...) | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/amd/zen2` | AMD Rome | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/amd/zen3` | AMD Milan, Milan-X | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/amd/zen4` | AMD Genoa, Genoa-X, Bergamo, Siena | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/amd/zen5` | AMD Turin | {{ eessi_202506 }} |
| `x86_64/intel/haswell` | Intel Haswell, Broadwell | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/intel/skylake_avx512` | Intel Skylake | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/intel/cascadelake` | Intel Cascade Lake, Cooper Lake | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/intel/icelake` | Intel Ice Lake | {{ eessi_202306 }} {{ eessi_202506 }} |
| `x86_64/intel/sapphirerapids` | Intel Sapphire Rapids, Emerald Rapids | {{ eessi_202306 }} {{ eessi_202506 }} |
| CPU target | Description | Supported in EESSI version |
| ----------------------------- | ------------------------------------------------------------------ | -------------------------------------------------------- |
| `aarch64/generic` | fallback for 64-bit Arm CPUs (like Raspberri Pi, etc.) | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `aarch64/a64fx` | Fujitsu A64FX | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `aarch64/aws/graviton4` | AWS Graviton 4 | {{ eessi_202606 }} |
| `aarch64/neoverse_n1` | AWS Graviton 2, Ampere Altra, ... | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `aarch64/neoverse_v1` | AWS Graviton 3 | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `aarch64/nvidia/grace` | NVIDIA Grace | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `riscv64/generic` | fallback for 64-bit RISC-V CPUs | {{ eessi_202606 }} |
| `x86_64/generic` | fallback for older Intel + AMD CPUs (like Intel Sandy Bridge, ...) | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/amd/zen2` | AMD Rome | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/amd/zen3` | AMD Milan, Milan-X | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/amd/zen4` | AMD Genoa, Genoa-X, Bergamo, Siena | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/amd/zen5` | AMD Turin | {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/intel/haswell` | Intel Haswell, Broadwell | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/intel/skylake_avx512` | Intel Skylake | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/intel/cascadelake` | Intel Cascade Lake, Cooper Lake | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/intel/icelake` | Intel Ice Lake | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |
| `x86_64/intel/sapphirerapids` | Intel Sapphire Rapids, Emerald Rapids | {{ eessi_202306 }} {{ eessi_202506 }} {{ eessi_202606 }} |

The names of these CPU targets correspond to the names used by [archspec](https://github.com/archspec/archspec).

Expand Down
155 changes: 97 additions & 58 deletions docs/software_layer/gpu_targets.md
View file
Open in desktop
Original file line number Diff line number Diff line change
Expand Up @@ -6,6 +6,8 @@ hide:
{% set eessi_202306_x = '<span class="software-eessi-version-202306">2023.06: x</span>' %}
{% set eessi_202506_n = '<span class="software-eessi-version-202506">2025.06: N</span>' %}
{% set eessi_202506_x = '<span class="software-eessi-version-202506">2025.06: x</span>' %}
{% set eessi_202606_n = '<span class="software-eessi-version-202606">2026.06: N</span>' %}
{% set eessi_202606_x = '<span class="software-eessi-version-202606">2026.06: x</span>' %}

# GPU targets

Expand All @@ -30,11 +32,12 @@ The combinations marked with an '`N`' are built natively; others are built on a
<thead>
<tr>
<th></th>
<th colspan=5><div align="center">CUDA compute capability</div></th>
<th colspan=6><div align="center">CUDA compute capability</div></th>
</tr>
<tr>
<th><div align="center">CPU microarchitecture</div></th>
<th>7.0</th>
<th>7.5</th>
<th>8.0</th>
<th>9.0</th>
<th>10.0</th>
Expand All @@ -45,10 +48,11 @@ The combinations marked with an '`N`' are built natively; others are built on a
<tr>
<td><code>aarch64/generic</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>aarch64/a64fx</code></td>
Expand All @@ -57,113 +61,148 @@ The combinations marked with an '`N`' are built natively; others are built on a
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>
<tr>
<td><code>aarch64/aws/graviton4</code></td>
<td>-</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>aarch64/neoverse_n1</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>aarch64/neoverse_v1</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>aarch64/nvidia/grace</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }} {{ eessi_202606_n }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td colspan=6></td>
<td colspan=7></td>
</tr>
<tr>
<td><code>riscv64/generic</code></td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
<td>-</td>
</tr>
<tr>
<td colspan=7></td>
</tr>
<tr>
<td><code>x86_64/generic</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/intel/haswell</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/intel/skylake_avx512</code></td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/intel/cascadelake</code></td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/intel/icelake</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }} {{ eessi_202606_n }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/intel/sapphirerapids</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/amd/zen2</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }} {{ eessi_202606_n }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/amd/zen3</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }} {{ eessi_202606_n }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/amd/zen4</code></td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202306_x }} {{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202306_n }} {{ eessi_202506_n }} {{ eessi_202606_n }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
</tr>
<tr>
<td><code>x86_64/amd/zen5</code></td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_x }}</td>
<td>{{ eessi_202506_n }}</td>
<td>{{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_x }} {{ eessi_202606_x }}</td>
<td>{{ eessi_202506_n }} {{ eessi_202606_n }}</td>
</tr>
</tbody>
</table>
Expand Down
Loading